開關(guān)電源印制板EMC輔助設(shè)計(jì)的軟件方法

      減小電子設(shè)備的EMI,印制板(PCB)的設(shè)計(jì)是個(gè)關(guān)鍵?一種好的布線方案可以在不修改電路拓?fù)浜驮黾尤魏卧那闆r下降低干擾?

      但目前PCB的設(shè)計(jì)在大多數(shù)情況下只是一種依賴于經(jīng)驗(yàn)的嘗試性設(shè)計(jì)過(guò)程,國(guó)外稱之為“trial8. error”設(shè)計(jì)方法,帶有很大的盲目性PCB上主要的干擾耦合方式是傳導(dǎo)干擾和近場(chǎng)干擾(包括電場(chǎng)干擾和磁場(chǎng)干擾)?它們常常可以用雜散電阻?電容?電感來(lái)表示?PCB的設(shè)計(jì)目標(biāo)之一就是設(shè)法降低這些雜散參數(shù),減小印制電路之間不必要的干擾耦合?

      許多文獻(xiàn)都列舉了一些減少印制電路間雜散參數(shù)的方法,但這些方法往往過(guò)于籠統(tǒng),實(shí)際應(yīng)用中很大程度上還是依賴于經(jīng)驗(yàn)?目前也有使用數(shù)值技術(shù)來(lái)提取PCB雜散參數(shù)?建立仿真模型的輔助設(shè)計(jì)軟件包?雖然仿真結(jié)果能與測(cè)量結(jié)果較好吻合,但這類方法本質(zhì)上是把tril8. error設(shè)計(jì)方法從硬件平臺(tái)移植到軟件平臺(tái)上,并不能指導(dǎo)如何布線以減小線路間的雜散參數(shù)?

     畢竟這些方法都是從集中電路的角度去分析干擾的,而EMI本質(zhì)上是個(gè)場(chǎng)的問(wèn)題,故仍有相當(dāng)?shù)木窒扌?

     電場(chǎng)耦合是由位移電流干擾引起的,變化的電場(chǎng)將產(chǎn)生位移電流,其中位移電流密度(x,y,z,t)和電位移密度(x,y,z,t)都是空間和時(shí)間的函數(shù)?根據(jù)經(jīng)驗(yàn),絕大多數(shù)電源適配器產(chǎn)生的干擾都集中在200MHIz以下,頻率在200MHz以上的干擾的幅值已經(jīng)很小了?而大多數(shù)PCB的幾何尺寸都遠(yuǎn)小于200MHz電磁波的波長(zhǎng),可做準(zhǔn)靜態(tài)場(chǎng)近似?在此條件下,場(chǎng)量可寫成相互獨(dú)立的空間量和時(shí)間量的乘積?其中g(shù)(x,y,z)是空間任意一點(diǎn)(x,y,z)電位g(x,y,z,t)的空間分量,g(r)是該點(diǎn)電位的時(shí)間分量?(x,y,z)是該點(diǎn)位移電流密度(x,y,z,t)的空間分量?

     在準(zhǔn)靜態(tài)場(chǎng)條件下,這些空間量和時(shí)間量之間是相互獨(dú)立的?要減小印制電路間的電場(chǎng)干擾,可以通過(guò)降低時(shí)間分量和空間分量來(lái)實(shí)現(xiàn)?延長(zhǎng)開關(guān)器件的導(dǎo)通/關(guān)斷時(shí)間,但這樣會(huì)增大開關(guān)損耗,降低效率?另一個(gè)方法是減小(x,y,之),可以通過(guò)選擇合適的布線方案,把敏感電路放在較小的地方來(lái)實(shí)現(xiàn)?

     對(duì)電源適配器來(lái)說(shuō),干擾源主要集中在與開關(guān)器件相連?電壓變化率dv/dt相對(duì)較大的幾根導(dǎo)線上?選擇合適的布線方案,首先要計(jì)算出干擾源的干擾強(qiáng)度分布圖?根據(jù)分布的情況,把敏感電路放在較小的地方,可以減小其受干擾的程度,這是用“場(chǎng)”的方法來(lái)布線的基本思想?

      印制導(dǎo)線間的干擾耦合水平不完全由相互位置決定,與導(dǎo)線的大小?形狀也有關(guān)系?為了能夠綜合評(píng)價(jià)敏感導(dǎo)線與干擾導(dǎo)線之間的耦合程度,提出了一種新的評(píng)價(jià)參數(shù)一耦合系數(shù)( Coupling Index),其基本思想是把敏感導(dǎo)線細(xì)分為n個(gè)網(wǎng)格,是第n個(gè)網(wǎng)格的位移電流密度的大小,△A(n)是第n個(gè)網(wǎng)格的面積?

      把所有網(wǎng)格的位移電流密度與△A(n)的乘積相加之和作為耦合系數(shù)評(píng)價(jià)敏感導(dǎo)線與干擾導(dǎo)線之間的耦合程度?與電容的計(jì)算相比,耦合系數(shù)的計(jì)算非常簡(jiǎn)單,可以根據(jù)實(shí)時(shí)的耦合系數(shù)計(jì)算結(jié)果及時(shí)調(diào)整布線方案,改進(jìn)設(shè)計(jì)?而不用等整塊PCB設(shè)計(jì)完成,再用軟件包提取雜散參數(shù)以建立仿真模型,輸入仿真軟件包,如仿真結(jié)果不行再回頭修改設(shè)計(jì)。

      表6-5列出了9種不同的布線設(shè)計(jì),分別給出了相圖6-18耦合系數(shù)與電容的關(guān)系應(yīng)的耦合系數(shù)和電容值計(jì)算結(jié)果?比較這些結(jié)果可以發(fā)現(xiàn),印制導(dǎo)線的大小?形狀和相對(duì)位置都會(huì)影響它們之間的耦合系數(shù)和電容值?為了更清楚地反映兩者的關(guān)系,把耦合系數(shù)和電容值繪入同一張圖中并進(jìn)行線性回歸分析,如圖6-18所示?其相關(guān)系數(shù)為0.98,表明耦合系數(shù)能夠很好地反映導(dǎo)線間的耦合程度?依據(jù)耦合系數(shù)進(jìn)行布線是可行的?